|
エルピーダメモリ株式会社（本社：東京中央区、社長：徳山賢二）は、このたび、次世代DRAM仕様ので世界最高速のデータレート、1Gbps（１ピンあたり1Gビット／秒）を実現する回路技術の開発に成功しました。
このたび開発した回路方式は、1.8V単一電圧で1Gbps動作という、現在使用されているSDRAM仕様PC133の7.5倍、DDR SDRAM仕様266Mbpsの3.75倍の高速回路方式であり、512Mbitの容量をもつ SDRAM（次世代DDR）に搭載して確認したものです。
今回の回路開発により、次世代ハイエンドサーバ、PC向けのシステムに要求されているメモリシステムボード上でのデータ伝送レート、533Mbps動作を保証するの製品化が可能となりました。さらに、次々世代のIで要求されている転送レートの見通しを得ることができました。
1.8Vの低電圧で1Gビット／秒の高速データレートを実現するためには、（１）クロックに対し、高精度（バラツキ30ps以下）に同期したデータ信号が出力でき、かつデータ信号波形が高品質（整形された信号によりデータ有効期間を確保）であること（２）高速出力データレートに対応し、チップ内部（メモリアレイ）もさらなる高速サイクル（4ns）でチップ内を読み書き可能にする必要があります。
低電圧でも高速性能が出せるデバイス、プロセス的技術にあわせて、上記課題に対し以下の回路的工夫を行い、目標を達成いたしました。
- プロセス、電圧、温度変動によるデータ出力のタイミングのバラツキを1.8Vの低電圧動作でも最小に抑えるため、(1)1.6V以下で動作する高分解能にて外部クロックと同期調節可能なDLL（Delay Locked Loop）を用いた高精度低消費電力クロック再生回路、と (2)データ出力の出力波形の傾き(スルーレート)を変えずに駆動能力調整可能な出力バッファ回路、とを開発しました。
上記の回路により10ps以下に出力タイミングバラツキ（スキュー）を抑えることができ、1Gbpsまで対応可能となりました。
- チップ内のデータを高速サイクルで読み書きするため、(1)メモリアレイ内のデータ信号線を階層化することにより各信号線の抵抗を50%低くし、かつ階層間の転送をタイミングレスにて実現、(2)メモリアレイから入出力回路間のデータ転送回路および配線に高速／通常の２種類を設け、データの転送順序に応じて使い分けること、により高速サイクルを実現しました。
上記の回路によりデータ転送サイクル時間を45%短縮し、1Gbpsのに要求される4nsサイクルでアレイ動作を実現することができました。
近年、サーバ／ワークステーション、パソコン等の情報機器システムにおいて、プロセッサの処理速度は飛躍的な高速化を遂げています。これにともない、メインメモリとして使用されるDRAMに対しても、さらなる大容量化、高速データレート化を低消費電力（低電圧）で実現することが望まれています。今回開発した回路により、の基本性能を越えた高速データ転送を実現できる見通しがつき、世界に先駆け製品化の目処をつけることができました。今後はこの技術を次々世代のIの開発へとつなげていきます。
なお、本成果は6月13日からハワイ・ホノルルで開催されたVLSI回路に関するシンポジウム「2002 Symposium on VLSI Circuits」にて発表いたしました。
発表資料
以 上 |
