|
エルピーダメモリ株式会社（本社：東京都中央区、代表取締役社長 兼CEO：坂本幸雄 以下、エルピーダ）は、NEC（代表取締役社長：金杉明信）のシステムデバイス研究所と共同で、高性能DRAMを高歩留まりで量産化する際に不可欠なデータ保持特性を向上させる新たな歪み制御技術を開発いたしました。この技術により、今後、さらなる高性能化が求められるDRAMの開発量産化に向けて、性能、コスト両面で貢献することが見込まれます。
DRAMでは、1個のメモリセルトランジスタに1個のキャパシタが接続されており、このキャパシタに貯えた電荷の有無が記憶情報となります。このキャパシタに貯えた電荷が、他の場所へ漏れてしまうと（漏れ電流）、データ保持不良となります。素子寸法の微細化が進むにつれ、メモリセルの面積は急速に小さくなり、貯える電荷量を確保することが難しくなっています。漏れ電流の量がデータ保持特性を決定することから、高性能なDRAMの量産を高歩留まりで実現するには漏れ電流の低減が不可欠となります。このような背景から、今回、データ保持特性を低下させる漏れ電流の原因を解明し、その対策技術を確立いたしました。漏れ電流の原因となる結晶欠陥の物理現象および新たに開発した漏れ電流低減技術の特徴は以下の通りです。
- データ保持特性を低下させる原因を解明（欠陥解析および歪み評価技術）
データ保持特性劣化を引き起こす漏れ電流の原因が、セルトランジスタ内に存在する10nm程度の微小な結晶欠陥であることを世界で初めて明らかにしました。さらに、高度な結晶欠陥解析技術とシリコン歪み評価技術を駆使することで、この欠陥の種類を同定し、欠陥発生の物理現象（メカニズム）を明らかにしました。
- 漏れ電流の低減によるデータ保持特性向上（歪み制御技術の確立）
データ保持特性を劣化させる結晶欠陥は、上記解析により、セルトランジスタ製造中に発生する数ナノメートルサイズの欠陥（数個のシリコン原子が抜けた空孔）がセルトランジスタ内の局所的な歪み集中場所に集まって形成されたものであることが明らかになりました。この欠陥発生メカニズムを基に、数百工程存在するDRAM製造プロセスの中から結晶欠陥発生工程を同定し、さらにセルトランジスタ内に過度な歪み集中を引き起こしている材料を特定しました。そして、その材料の内部応力を制御するための熱処理を新たに設けることで、セルトランジスタ内の歪み分布を最適化しました。その結果、結晶欠陥に起因した漏れ電流を低減し、DRAMのデータ保持特性を従来の約2倍に向上できることを実証しました。
今後の高性能DRAM製品開発には、新規材料の導入やさらなるメモリセルトランジスタの微細化が予定されており、この歪み制御技術は欠かすことのできない技術となります。今後、エルピーダは、すべてのDRAM製品に本技術を適用する予定です。
なお、本成果は2004年12月13日から米国・サンフランシスコにて開催された電子デバイスに関する国際会議「2004 International Electron Devices Meeting (IEDM)」にて発表いたしました。
以 上
ニュースリリースに掲載されている情報は、発表日現在の情報です。その後予告なしに変更されることがございますので、あらかじめご了承ください。
|
