Elpida Memory, Inc.
HOME > 製品情報 > DDR2 Module > EBE10EE8ACWA
検索

EBE10EE8ACWA

仕様

  • 容量:1GB
  • ビット構成
    −128M words x 72 bits, 1 rank
  • 1G bits DDR2 SDRAM(FBGA)を9個搭載
  • パッケージ:240-pin socket type dual in line memory module (DIMM)
    −基板高さ:30.0mm
    −端子ピッチ:1.0mm
    −鉛フリー(RoHS指令準拠)
  • 電源電圧:VDD = 1.8V ± 0.1V
  • データレート:800Mbps/667Mbps (max.)
  • 8バンク並列動作(components)
  • インターフェース:SSTL_18
  • バースト長(BL):4, 8
  • /CASレーテンシ(CL):3, 4, 5, 6
  • プリチャージ:バーストリード/ライト時オートプリチャージ選択可能
  • リフレッシュ:オートリフレッシュ、セルフリフレッシュ
  • リフレッシュサイクル:8192 cycles/64ms
    −リフレッシュ間隔
     0℃ ≦ TC ≦ +85℃の場合、7.8 µs
     +85℃ < TC ≦ +95℃の場合、3.9 µs
  • 動作温度範囲(ケース)
    −TC = 0℃ 〜 +95℃

特長

  • ダブルデータレートアーキテクチャーにより、1クロックにつき2ビット分のデータ転送を実施
  • 4ビットプリフェッチ/パイプラインアーキテクチャーにより高速データ転送を実現
  • レシーバでのデータ取り込みに使用のため、双方向性データストローブ(DQS, /DQS)をデータと共に送受信
  • リードデータはDQSのエッジに、ライトデータはDQSのセンターに同期して動作
  • 差動クロックを採用(CK and /CK)
  • DLLがクロックにあわせてDQとDQSのタイミングを調整
  • コマンド入力はCKの立ち上がりエッジ側に、入出力およびデータマスクはDQSの立ち上がりと立ち下がりの両エッジに同期
  • ライトデータへのデータマスク(DM)
  • Additive Latency(AL)設定とPosted CAS機能によりコマンドとバス効率が向上
  • Off-Chip-Driver Impedance Adjustment機能とOn-Die-Termination機能による信号ノイズ低減
  • /DQSはシングルデータストローブ動作のディスエイブルに設定可能

製品ラインアップ

Part Number Grade Package Datasheet IBIS Verilog
EBE10EE8ACWA-8E-E PC2-6400(5-5-5) 60-FBGA E1214E10 TBD
EBE10EE8ACWA-8G-E PC2-6400(6-6-6) 60-FBGA E1214E10 TBD
EBE10EE8ACWA-6E-E PC2-5300(5-5-5) 60-FBGA E1214E10 TBD

ユーザーズマニュアル、テクニカルノート