EBE82AF4A1RA
- 容量：8GB
- ビット構成
−1024M words x 72 bits, 4 ranks
- 2G bits DDR2 SDRAM DDP（FBGA）を36個搭載
−DDP: 1G bit チップ2個を1パッケージに搭載
- パッケージ：240-pin socket type dual in line memory module (DIMM)
−基板高さ：30.0mm
−端子ピッチ：1.0mm
−鉛フリー（RoHS指令準拠）
- 電源電圧：VDD = 1.8V ± 0.1V
- データレート：667Mbps/533Mbps (max.)
- 8バンク並列動作（components）
- インターフェース：SSTL_18
- バースト長（BL）：4, 8
- /CASレーテンシ（CL）：3, 4, 5
- プリチャージ：バーストリード／ライト時オートプリチャージ選択可能
- リフレッシュ：オートリフレッシュ、セルフリフレッシュ
- リフレッシュサイクル：8192 cycles/64ms
−リフレッシュ間隔
0℃ ≦ TC ≦ +85℃の場合、7.8 µs
+85℃ ＜ TC ≦ +95℃の場合、3.9 µs
- 動作温度範囲（ケース）
−TC = 0℃ 〜 +95℃
- ダブルデータレートアーキテクチャーにより、1クロックにつき2ビット分のデータ転送を実施
- 4ビットプリフェッチ/パイプラインアーキテクチャーにより高速データ転送を実現
- レシーバでのデータ取り込みに使用のため、双方向性データストローブ（DQS, /DQS）をデータと共に送受信
- リードデータはDQSのエッジに、ライトデータはDQSのセンターに同期して動作
- 差動クロックを採用（CK and /CK）
- DLLがクロックにあわせてDQとDQSのタイミングを調整
- コマンド入力はCKの立ち上がりエッジ側に、入出力およびデータマスクはDQSの立ち上がりと立ち下がりの両エッジに同期
- Additive Latency（AL）設定とPosted CAS機能によりコマンドとバス効率が向上
- Off-Chip-Driver Impedance Adjustment機能とOn-Die-Termination機能による信号ノイズ低減
- /DQSはシングルデータストローブ動作のディスエイブルに設定可能
- PLLクロックドライバ1個、レジスタドライバ2個、プレゼンスディテクト（PD）用に2KビットシリアルEEPROMを搭載
| Part Number |
Grade |
Package |
Datasheet |
IBIS |
Verilog |
| EBE82AF4A1RA-6E-E |
PC2-5300(5-5-5) |
DDP |
E1166E10 |
TBD |
|
| EBE82AF4A1RA-5C-E |
PC2-4200(4-4-4) |
DDP |
E1166E10 |
TBD |
|
|
